|
1、课题的背景和意义
此课程设计的主要任务是通过动脑和动手解决计算机设计中的实际问题。综合运用所学计算机组成原理知识和VHDL语言编程技术，在Quartus II环境下实现8位模型计算机功能并进行波形仿真。
VHDL语言主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体分成外部和内部，既涉及实体的内部功能和算法完成部分。Quartus II是最高级和复杂的，用于SOPC的设计环境，是集编程仿真于一体的开发软件。Quartus II提供完善的timing closure和 LogicLock基于块的设计流程。通过对模型计算机的研究进一步了解计算机内部结构和其工作原理，加深对数字系统设计的理解，且更好的掌握在Quartus II环境下设计的方法和操作。
2、国内外研究现状
随着计算机在人们生活中重要性和不可或缺性的提高，为了更方便的为大众使用，发展计算机性能成为IT行业的热点，但计算机的内部结构极其复杂，为了便于研究便产生了模型计算机。对模型计算机的研究便成为了了解计算机性能结构等重要的途径。由于是新开发的研究项目国内外也都正在力求更快捷，更完整，更实用的设计，目前还没有太多的资料显示。那么对模型计算机的设计研究还有很大的发展空间，其开发环境也是因素之一。
3、课题内容
计算机是最典型的数字系统，它能对输入的信息进行处理，运算。但是，计算机内部结构非常复杂，模型计算机就是将其结构简化而构成，便于分析设计。
模型计算机由存储器，时钟信号源，节拍发生器，操作控制器，程序计数器，地址寄存器，数据寄存器，累加器，算术逻辑单元，指令寄存器和指令译码器十大功能部件组成。其设计要求如下：
（1）总线结构：单总线，数据总线位数8位，地址总线3位
（2）指令系统规模：3条指令，即可完成两个立即数相加，并将相加结果送入累加器，以“6+7”为例其具体指令如下：LD A，6；
ADD A，7；
HALT；
（3）操作控制器：实现指令操作码所需要的操作控制信号
（4）运算器：一个累加器，实现加法操作，累加器是一个通用寄存器，当ALU执行运算时为ALU提供一个工作区。
（5）存储器：存储容量5*8位，三条指令的三个操作码占用3字节，2个立即数占用2个字节；采用立即寻址的寻址方式。
4、课题的实现方案
8位模型计算机的设计与VHDL的实现.采用了自顶向下参数化和层次化的设计方法。本系统首先设计8位模型计算机的整体结构，然后设计其指令系统和寻址方式。设计好了模型机的逻辑结构、数据通路和指令系统后，就可以对指令系统中每一条指令的执行流程进行设计了。
存储器：计算机在运行当中对存储器进行读写操作，此设计中选用27C64 EPROM做程序存储器，存储容量5*8位，需要3条地址线。
程序计数器PC：确定下一条指令的地址，在模型计算机中选用74LS161（4位同步二进制计数器）作为程序计数器。
地址寄存器MAR：用来保存当前CPU所访问的主存储器单元的地址，此设计中用3个D触发器实现其功能。
数据寄存器DR：用来暂时存放由主存储器读出的一条指令或一个数据字，由于模型计算机是8位，所以采用74LS373做数据寄存器。
累加器A：采用8位D触发器74LS377做累加器，当IA=0且时钟信号CLK上升沿到来时，将总线上的8位数据存入。
操作控制器：操作控制器是由GAL16V8来实现。
算术逻辑单元ALU：是数据加工处理部件，用来实现基本的算术，逻辑运算功能。此设计中只要求完成加法功能，所以ALU由2片74LS83,1片74LS377和74LS244组成。
指令寄存器IR和指令译码器：指令寄存器用来保存当前正在执行的一条指令，如果寄存器中存储的是操作码就送入指令译码器，译码器将操作码译成相应的操作指令
节拍发生器：用于产生T0-T7八个节拍脉冲信号，以便控制计算机按固定节拍有序的工作。这里采用74LS74和74LS273来完成。
时钟信号源：用于产生固定频率的方波脉冲，模型计算机中的是由555定时器组成的多谐振荡器。
5、进度安排
1—2 周 对设计内容原理进行研究，了解运行软件的环境，查阅相关资料。
3—6 周 完成8位模型计算机的总体设计。
7—10 周 完成模型计算机各个功能部件的详细设计，原理图的绘制。
11—13周 程序的编写与调试，及系统仿真。
14 周 着手毕业论文的撰写与定稿。
15—16周 完成论文，答辩。
6、参考文献
[1] 白中英. 计算机组成原理(第4版) 北京：科学出版社，2008.1
[2] 李晶皎，李景宏，曹阳. 逻辑与数字系统设计 北京：清华大学出版社，2008.5
[3] 刘真.数字逻辑原理与工程设计 北京：高等教育出版社，2003.11
[4] [美]Haskell,R.E，Hanna,D.M 译：郑立语 Digital Desgin Using Digilent FPGA Boards-Verilog/Active-HDL Edition. 北京：电子工业出版社，2010.9
[5] [美]Randy H.Katz，Gaetano Borriello . 译：罗嵘 Contemporary Logic Design Second Edition 北京：电子工业出版社，2006.3
[6] 文汉云. 数字逻辑与数字系统设计——基于VHDL语言描述 北京：清华大学出版社，2012.1
[7] 刘昌华，管庶安. 数字逻辑原理与FPGA设计 北京：北京航空航天大学出版社，2009.9
[8] 裴亚男，付智辉. 数字逻辑 成都：西南交通大学出版社，2005.6
[9] 余孟尝. 数字电子技术基础简明教程 北京：高等教育出版社，2010.7
[10] 王永军，李景华. 数字逻辑与数字系统 北京：电子工业出版社。2005.6 | 
