设计（论文题目）

基于FPGA技术的数字存储示波器设计

一、选题的背景和意义：

高速数字化采集技术和FPGA技术的发展已经对传统测试仪器产生了深刻的影响。数字存储示波器(DS0)是模拟示波器技术、数字化测量技术、计算机技术的综合产物，它主要以微处理器、数字存储器、A／D转换器和D／A转换器为核心，输入信号首先经A／D转换器转换成数字信号，然后存储在RAM中，需要时再将RAM中的内容读出，经D／A转换器恢复为模拟信号显示在示波器上，或者通过接口与计算机相连对存储的信号作进一步处理，这样可大大改进显示特性，增强功能，便于控制和智能化。这种DSO中看到的波形是由采集到的数据经过重构后得到的波形，而是加到输入端上信号的波形。本文采用基于FPGA的方式进行数据采集、数据处理等功能的设计。这种设计方案在高速数据采集上具有很多优点，如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成等，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行执行，这将会大大提高系统的性能，有利于在系统设计和现场运行后对系统进行修改、调试、升级等。

二、课题研究的主要内容：

本设计的数据采集采用高速模／数转换器ADl674(A／D)，直接用FPGA准确定时控制ADC的采样速率，实现整个频段的全速采样。数据的存储采用双口RAM(UT62-256)存储采样量化后的波形数据，同样用FPGA控制RAM的地址线。UT62-256具有相互独立的数据线、地址线、片选线和读／写控制线，它们可对RAM内部的存储单元分时进行读／写操作。并且互不影响，解决了高速存储和读取的问题。将所存储的信号通过数／模转换器AD767转换，用一台普通示波器显示。该系统资源利用率较高，数据转换和存储采用独立集成芯片；系统控制以FPGA为核心，从而提高了系统的性能，且易于实现系统的升级。

三、主要研究（设计）方法论述：

根据设计指标要求，基于FPGA的系统结构主要南模数转换、数模转换、FPGA数据处理、数据存储四部分组成。由垂直分辨率大于或等于32点／div可失NA／D、D／A转换器至少8位，系统选用AD976(16位A／D转换器)和AD669(16位D／A转换器)，由于受PLC I／OH数量的影响，AD976和DA669使用其中13位，RAM选HM6264(64k)，时钟采用125kHz，PLC选用EPFl0K10LC84—3。模拟信号通过AID转换器将信号输入给FPGA，FPGA根据相关指令进行数据存储至RAM或将数据从RAM读出送给D／A转换器转换成模拟信号输出。

步骤：1、硬件电路的设计与调试  2、软件的设计及调试 3、整体调试与测试

四、设计（论文）进度安排：

时  间

工    作    内    容

2020.5.7～2020.5.20

熟悉课题，明确任务要求，调研，收集资料。

2020.5.20～2020.6.1

研究本次毕业设计的思路,并制定框架。

2020.6.1～2020.6.15

根据框架内容完成设计论文初稿。

2020.6.15～2020.6.18

书写设计说明书

2020.6.18～2020.6.25

在指导老师的帮助下进行修改，进一步完善初稿最终完成设计。

2020.6.25～2020.7.3

祥实相关论点、论据，准备毕业设计的答辩。

五、指导教师意见：

指导教师签名：            2020年  5 月  10 日

六、系部意见：

系主任签名：              2020年 5  月  11 日